



Signal Integrity

First ITESO-Intel International Workshop on Signal Integrity (I³WSI-2005)

ITESO-Intel International Workshop on Signal Integrity (I³WSI-2005) aims at reviewing the fundamentals as well as the state-of-the-art modeling, testing, simulation and design techniques of high-speed interconnects for optimal signal integrity performance.

The I³WSI-2005 will bring together the foremost practitioners in the field of signal integrity and high-speed interconnects, including senior designers from industry and prestigious international academic innovators. We blend technological aspects of wide applicability, simulation and design procedures currently applied in research and development centers, and measuring tools and testing procedures for high-speed design purposes.

Technical Program

Technical Presentations

- **Paul Huray**
University of South Carolina
Signal Integrity Education and Research
- **Howard Heck**
Intel Corporation and Oregon Graduate Institute
Electrical Interconnect Challenges for Microprocessor Systems
- **Ralf Bruening**
Zuken's High Speed Design, SI & EMI Verification Tools
Zuken EMC Technology Center in Paderborn, Germany
Pre-Layout Crosstalk and Transmission Line Simulation in a PCB/Cable Configuration
- **Thomas Phillips**
Agilent EEs of EDA
Preconditioning Rectifies Signal Integrity Problems
- **Rafael Contreras**
Intel Guadalajara Design Center
Using Marginality Tests for Validation of High-speed Interfaces
- **Paul Huray**
University of South Carolina
Signal Scattering from Impurities in PCBs
- **Howard Heck**
Intel Corporation and Oregon Graduate Institute
20 Gb/s & Beyond: Is There Life After FR-4?

Tutorials

- ✓ **Mike Resso**
Signal Integrity Applications, Agilent Technologies
Tutorial on Advanced Signal Integrity Analysis Using Time and Frequency Domain Measurement Techniques
 - General Signal Integrity Overview
 - Differential Signaling
 - Physical Layer Test System measurements with TDR and VNA
 - Plugfest (Live Laboratory set up with TDR & VNA, where we invite engineers to bring their own connectorized device for testing)
- ✓ **Andreas Weissnar and Ram Achar**
Oregon State University, Oregon, USA
Department of Electronics, Carleton University, Ottawa, Canada
Tutorial on Fundamentals and Trends in Modeling and Simulation of High-Frequency/High-Speed Interconnects
 - Introduction to High-Speed Design and Signal Integrity Issues, R. Achar
 - High-Frequency Interconnect Models, A. Weissnar
 - Extraction of Interconnect Parameters, A. Weissnar
 - Review of Circuit Simulation and Simulation of High-Speed Distributed Interconnects: Conventional Techniques, R. Achar
 - Transient Analysis of Distributed Interconnects via Macromodeling, Macromodeling Issues: Accuracy, Stability, Passivity, Nonlinear Terminations, R. Achar
 - Macromodeling of Measured S-parameters, Recent Advances and Related Applications, R. Achar and A. Weissnar

Fees (Mexican Pesos)*:

	Each Tutorial	All the Workshop**	Just Technical Presentations
Professional IEEE	\$1,540	\$3,150	\$1,540
Student IEEE	\$ 910	\$1,680	\$ 910
Professional	\$2,030	\$4,060	\$2,030
Student	\$1,155	\$2,170	\$1,155

* Taxes not included
** Social events included

For registration see our website

Social Events

Thursday April 7

Lunch
Cocktail

Friday April 8

Mexican BBQ Lunch at the Vivero, ITESO
Guided Visit to the Centro Cultural Cabañas.



April 7-8, 2005

<http://wsi.iteso.mx/>



Signal Integrity

**First ITESO-Intel International Workshop on Signal Integrity (I3WSI)
I³WSI-2005 Technical Program
April 7-8, 2005**

Time	Thursday 7
7:30 – 8:30 AM	Registration
8:30 – 8:45 AM	Welcome and Opening Remarks
8:45 – 9:15 AM	Paul Huray University of South Carolina <i>Signal Integrity Education and Research</i>
9:20 – 9:50 AM	Howard Heck Intel Corporation and Oregon Graduate Institute <i>Electrical Interconnect Challenges for Microprocessor Systems</i>
9:50 – 10:05 AM	Coffee Break
10:05 – 10:35 AM	Ralf Bruening Zuken's High Speed Design, SI & EMI Verification Tools Zuken EMC Technology Center in Paderborn, Germany <i>Pre-Layout Crosstalk and Transmission Line Simulation in a PCB/Cable Configuration</i>
10:40 – 11:10 AM	Thomas Phillips Agilent EEsof EDA <i>Preconditioning Rectifies Signal Integrity Problems</i>
11:10 – 11:25 AM	Coffee Break
11:25 – 11:55 AM	Rafael Contreras Intel Guadalajara Design Center <i>Using Marginality Tests for Validation of High-speed Interfaces</i>
12:00 – 12:30 AM	Paul Huray University of South Carolina <i>Signal Scattering from Impurities in PCBs</i>
12:35 – 1:05 PM	Howard Heck Intel Corporation and Oregon Graduate Institute <i>20 Gb/s & Beyond: Is There Life After FR-4?</i>
1:10 – 2:40 PM	Lunch
2:40 – 6:40 PM	Mike Resso Signal Integrity Applications Agilent Technologies <i>Tutorial on Advanced Signal Integrity Analysis Using Time and Frequency Domain Measurement Techniques</i> <ul style="list-style-type: none"> ✓ General Signal Integrity Overview ✓ Differential Signaling ✓ Physical Layer Test System measurements with TDR and VNA ✓ Plugfest (Live laboratory set up with TDR & VNA, where we invite engineers to bring their own connectorized device for testing)
6:40 – 8:40 PM	Social Event



First ITESO-Intel International Workshop on Signal Integrity

I³WSI

ITESO / Periférico Sur 8585, Tlaquepaque, Jalisco, México.
CP: 45090. Teléfono: +52 (33) 3669 3508
www.wsi.iteso.mx



Signal Integrity

**First ITESO-Intel International Workshop on Signal Integrity (I3WSI)
I³WSI-2005 Technical Program
April 7-8, 2005**

Time	Friday 8
7:30 – 8:30 AM	Registration
8:30 – 8:35 AM	Welcome and Introductions
8:35 – 1:05 AM	<p>Andreas Weissnar Oregon State University, Oregon, USA, and Ram Achar Department of Electronics, Carleton University, Ottawa, Canada</p> <p>Tutorial on <i>Fundamentals and Trends in Modeling and Simulation of High-Frequency/High-Speed Interconnects</i></p> <ul style="list-style-type: none"> ✓ Introduction to High-Speed Design and Signal Integrity Issues, R. Achar ✓ High-Frequency Interconnect Models, A. Weisshaar ✓ Extraction of Interconnect Parameters, A. Weisshaar ✓ Review of Circuit Simulation and Simulation of High-Speed Distributed Interconnects: Conventional Techniques, R. Achar ✓ Transient Analysis of Distributed Interconnects via Macromodeling, Macromodeling Issues: Accuracy, Stability, Passivity, Nonlinear Terminations, R. Achar ✓ Macromodeling of Measured S-parameters, Recent Advances and Related Applications, R. Achar and A. Weisshaar
1:10 – 1:20 PM	Closing Remarks
1:20 – 2:50 PM	Lunch
2:50 – 6:00 PM	Social Event



First ITESO-Intel International Workshop on Signal Integrity

I³WSI

ITESO / Periférico Sur 8585, Tlaquepaque, Jalisco, México.
CP: 45090. Teléfono: +52 (33) 3669 3508
www.wsi.iteso.mx

Es importante la rapidez... pero también la exactitud

Asegura
especialista
que es necesario
darle importancia
al tema
de la integridad
de señales
electrónicas

POR GUILLERMO LÓPEZ VILLEGAS

Cierto, la transmisión de información es cada vez más rápida. Pero conforme la velocidad aumente, crece también la posibilidad de errores, por lo que es importante contar con especialistas en el tema de integridad de señales, afirmó Ernesto Rayas.

Si bien el tema no es nuevo, conforme avanza la tecnología en velocidad para transmitir información y la mayor capacidad de cómputo, el tema de conservar íntegra la señal que corre por circuitos y componentes se hace cada vez más importante, explicó Rayas, uno de los pocos especialistas en México sobre el tema.

"La integridad de señales está ligada inevitablemente a la velocidad de transmisión y propagación de información, porque a cada vez mayor velocidad las señales sufren de cada vez un mayor deterioro y riesgo de retrasos, interferencias y pérdidas de información", dijo.

Y eso es sin contar la cada vez mayor cantidad de riesgos de interferencia externa, por la gran cantidad de señales inalámbricas y la presencia de antenas y equipos que transmiten ondas electromagnéticas; así, el simple hecho de aumentar la velocidad y complejidad de cómputo y transferencia de información crece el riesgo de fallas, advirtió el investigador del ITESO.

"Conforme reduces la duración de los pulsos, por su mayor velocidad, se hace más significativo su retardo, lo que puede tener como consecuencia el limitar el desempeño del equipo", explicó, "y aunque puede ir desde cosas incómodas como lentitud o fallas de tu computadora, puede intervenir en cosas más serias como el que no responda a tiempo tu sistema de seguridad en el coche, al abrir las bolsas de aire



Ernesto Rayas, especialista en integridad de señales.

Foto: MURAL / Guillermo López Villegas



Entérate

- La miniaturización de los componentes y equipos no es un capricho de los fabricantes sino que responde además a aspectos como la integridad de señal porque a menores distancias (por su tamaño) se reduce el riesgo de pérdidas de información.
- La industria sigue experimentando con nuevos materiales como el arseniuro de galio que en combinación con el silicio y nuevas geometrías, cambiando la forma de "pistas" por la de "tubos" en los circuitos, abren nuevos horizontes.
- En señales de cómputo en equipos corriendo en decenas o centenas de GHz o de Gbps, un retraso de una billonésima de segundo ya es significativo.

o controlar tus frenos".

Esta problemática ya se está experimentando en equipos de alto rendimiento por lo que también la industria está preocupada, de ahí que empresas de la talla de INTEL

apoyen su estudio y la formación de personas en el área, tal como ocurre en el proyecto de Guadalajara.

Preparan congreso

Como parte del esfuerzo para impulsar el desarrollo de tecnología de alto valor, la universidad ITESO en colaboración con Intel se enfoca ya al área de integridad de señales.

Iniciando con el congreso internacional que reunirá en esta semana a especialistas de nivel mundial en el tema de integridad de señales (wsi.iteso.mx), pero continuando con la formación de cuadros y el trabajo en talleres de investigación, la idea es preparar más gente en esta área emergente que es la integridad de señales, explicó el también organizador del evento en el ITESO.

"La idea es preparar gente para, por ejemplo, determinar especificaciones óptimas de una tarjeta y que esta tenga siempre el desempeño adecuado, lo cual se debe planear desde su diseño hasta su manufactura y uso", agregó.

Aprovechando la cercanía con fabricantes, así como los apoyos de investigación el ITESO cuenta ya con laboratorios que incluyen programas y simuladores así como equipos y un analizador de redes vectoriales (VNA) que, para darse una idea del alcance del proyecto, son equipos del rango de los 100 mil dólares.

Cruce

Semanario informativo del ITESO

4 de abril de 2005. Año VI. Número 263

Electrónica

Alejandra Aguirre



Ernesto Rayas, académico del ITESO, único especialista en México en integridad de señales

Soluciones a los problemas de la integridad de señales

Alejandra Aguirre

La transmisión de mucha información a grandes velocidades hoy es una necesidad. Sin embargo, cuando se transmite información digital de un *chip* a otro, la señal comienza a degradarse, llega tarde, distorsionada, atenuada, o con falta de sincronía. Estos problemas son llamados de integridad de señales (IS). En la industria de las computadoras, de la fabricación de circuitos integrados para comunicación y del entretenimiento, ya se tienen estos contratiempos.

"Actualmente se buscan técnicas de ingeniería electrónica y de procesamiento de señales para que el deterioro sea el menor posible; técnicas de transmisión, nuevos materiales, distintas estructuras o líneas de transmisión", comentó Ernesto Rayas, profesor del ITESO y único especialista en México en IS.

"Competimos en diseño o terminamos todos de guía de turistas", indicó el especialista. Por eso, en coordinación con el grupo Intel, se plantea un programa a desarrollarse en un año, con cinco etapas. La primera implica la realización de un congreso, los días 7 y 8 de abril en el ITESO. "Queremos que más gente de los expertos en el tema vean que en México hay oportunidades de desarrollo, que se abran a la problemática y nosotros aprovechar su presencia para fortalecer nuestro propio esfuerzo", planteó Rayas. La segunda etapa corresponde al diseño y desarrollo de prácticas de laboratorio, para experimentar con equipos muy avanzados. Las pruebas se realizarán en el ITESO. Tercera: un curso con valor curricular sobre IS, el primero en México sobre el tema, abierto a los alumnos de octavo semestre de Ingeniería Electrónica y de la Maestría en Diseño Electrónico de primer año del ITESO. Cuarta: la tesis de maestría de un itesiano, con el objetivo de atacar un problema práctico de IS y detectar temas susceptibles de investigación para un futuro. Quinta: el desarrollo de un seminario de circulación electromagnética, impartido por especialistas. ■

Congreso de Integridad de Señales

7 y 8 de abril, ITESO.

Informes: <http://www.wsi.iteso.mx/>.

Signal Integrity

Cruce

Semanario informativo del ITESO

11 de abril de 2005. Año VI. Número 264

Congreso de Integridad de Señales

Sistemas pueden sufrir fallas por impulsos eléctricos

Gustavo Abarca

Los equipos de cómputo de uso general y aquellos para aplicaciones industriales o médicas pueden presentar algún tipo de falla derivada por las señales eléctricas que transmiten, explicó en entrevista Ernesto Rayas, encargado técnico del Primer Congreso Internacional en Integridad de Señales y profesor de la Maestría en Diseño Electrónico.

La integridad de señales consiste en "cómo asegurar que una señal eléctrica transmita su información sin errores dentro de un circuito con exigentes condiciones de velocidad", señaló Jorge Pardiñas, jefe del Departamento de Electrónica, Sistemas e Informática del ITESO, en la inauguración del congreso, el 7 de abril.

Las altas velocidades y los grandes volúmenes de información que transmiten los sistemas pueden provocar que las señales "comiencen a distorsionarse, llegar tarde, invadirse unas a otras, interferir unas con otras cuando deberían estar aisladas, o a ser susceptibles a interferencias externas", explicó Rayas.

De modo que una vez que se envía cierta información, el receptor la recibe tarde, distorsionada, atenuada, con interferencias o con ruido, añadió Rayas. No es el único tipo de fallas que pueden provocarse, ya que hay otras causadas por el *software* o por el mal uso del equipo, añadió.

El objetivo de la capacitación en integridad de señales es "entrenar estudiantes para analizar y diseñar la siguiente generación de circuitos integrados de alta velocidad", dijo Paul Huray, coordinador de la maestría sobre el tema que se imparte en la Universidad de Carolina del Sur (USC), la cual es la única en el mundo en dicha especialidad.

La actividad fue organizada por el ITESO y por el fabricante de microprocesadores Intel, apoyados por el Instituto de Ingenieros en Electricidad y Electrónica (IEEE, por sus siglas en inglés). ■

La integridad de señales consiste en asegurar que una señal eléctrica transmita información sin errores en un circuito integrado